Podpora výuky HW, DT a ČT na SŠ Čichnova

Dobrý večer, škoda že jste neuvedl alespoň dílčí výsledky Vašich, jak říkáte, bezvýsledných pokusů, moje odpověď mohla být přesnější.

Příklad sám je, jak sám uvidíte, velmi jednoduchý, nicméně nakreslit výsledné řešení v nějaké přijatelné elektronické podobě je pro mne v současné době nedosažitelné a poněvadž jen slovní výstup by tu nestačil, odkazuji Vás na náčrtek uložený v „Oblíbené odkazy“ pod jménem „Plnění shift registru“.

Dále bych poznamenal následující. Je otázka jak interpretovat ono „objevuje binární číslo 0101“ ,z hlediska principu je to ale jedno a v dalších podobných příkladech potom případně věcí domluvy. Já ve svém náčrtku předpokládal, že čas pro 0101 běží zprava doleva, tj. že nejdřív přijde 1 potom 0 atd.

Když se podíváte na náčrtek, je třeba mít nejdřív jasno v tom, že na vodorovné ose plyne čas ve směru zleva do prava a podle toho se také odvíjí posloupnost událostí v shift registru. Právě toto bych předpokládal, že mohl být zdroj Vašeho neúspěchu v řešení. Předpokládám, že klopné obvody D jsou řízeny náběžnou hranou hodin. První událost po resetu tedy nastává v okamžiku příchodu první náběžné hrany signálu T úplně nalevo. SI je v té době s jistým předstihem již nastaven do 1 a tato náběžná hrana tuto 1 zapíše do klopného obvodu A. Podle zadání, v okamžiku další náběžné hrany T je SI v předstihu shozeno do 0, potom opět nahozeno a nakonec zase shozeno. Dále jsem předopkládal, že už zůstane v 0, což finálně způsobí opětovné vynulování shift registru po patřičném počtu náběžných hran hodinového signálu T.

Při sledování překlápění klopných obvodů je třeba mít na paměti, že do KO ze zapíše vždy to, co bylo na vstupu D právě v okamžiku náběžné hrany resp. těsně před ní. Pokud se v okamžiku příchodu náběžné hrany vstup D taky zrovna mění potom se do KO zapisuje to, co tam bylo ještě před jejím příchodem..viz náčrt.

Pokud budete aplikovat toto pravidlo na všechny KO, uvidíte klasické předávání si oné 0101 sériové informace z jednoho KO na druhý vždy se zpožděním jedné periody signálu T.

KO A informaci převezme,na další hranu je přebírá KO B atd., z náčrtu je to zřejmé.

Doufám že se mi podařilo Vám to vyjasnit.

JG

Dobrý večer, mám dotaz. Na internetu jsem našel tento příklad a nevím si sním rady. Pokoušel jsem se ho vyřešit ale bezvýsledku. Mohl by jste mi ho pomoc vyřešit a vysvětlit proč to tak je?. Děkuji.
Zadání I : Nakreslete časový diagram čtyřbitového posuvného registru, jestliže se na vstupu objevuje binární číslo 0101 v synchronizaci se vstupním hodinovým impulsem. Předpokládejme, že registr je na počátku vynulován a tudíž i výstupy A, B, C a D jsou na počátku ve stavu log. 0.

velmi dekuji !

Stručně? Tak tedy stručně. Doporučím Vám adresu: http://cs.wikipedia.org/wiki/Decibel

JG

Někde ve výuce jsem zaslechl pojem decibely.Můžete mi jej stručně vysvětlit?

Předpokládám na výstupu hradla NAND dva komplementární tranzistory T3 a T4 s tím, že T3 připojuje k výstupu napájecí napětí a T4 výstup uzemňuje. Tranzistor T2 v prostřední větvi má kolektor spojený s bází T3 a emitor s bází T4.
Dioda slouží k tomu, že ve stavu hradla T2 - otevřen,T3 - uzavřen,T4 - otevřen, tedy ve stavu log0 na výstupu, zajišťuje bezpečné uzavření tranzistoru T3. Potud volná definice. K praktickému pochopení jsou nutné jisté minimální znalosti elektroniky a schopnost logicky uvažovat.
NPN tranzistor se otevírá napětím BE nikoli tedy snad napětím báze vůči zemi. Abychom stanovili napětí BE tranzistorů T3 a T4 musíme zvlášť zkoumat jaká napětí mají na bázích a emitorech neboť napětí BE jsou potom jejich rozdílem.
Uvažujeme stav log0 na výstupu hradla NAND. Napětí emitoru T4 je nulové resp. na nulovém (zemním) potenciálu. Napětí báze T4 je rovno úbytku napětí na R3 (který je v emitoru T2 a v tomto stavu jím prochází proud). Rozdílové napětí BE(T4) je tedy rovno přímo úbytku napětí na odporu R3.
Napětí emitoru T3 je rovno úbytku napětí na otevřeném tranzistoru T4, přesněji napětí mezi jeho jeho kolektorem a emitorem (CE)T4 ..a dále je tu ještě právě ta dioda ale předpokládejme zatím, že tu není. Napětí na bázi T3 je rovno součtu napětí opět na odporu R3 a napětí CE(T2) na otevřeném tranzistoru T2. Předpokládejme a tento předpoklad je blízký skutečnosti, že napětí CE na otevřených T2 a T4 jsou přibližně stejná. Pro napětí BE tranzistoru T3 můžeme tedy přibližně psát BE(T3) = U(R3) + CE(T2) - CE(T4) = U(R3). Jinými slovy, napětí BE tranzistorů T3 a T4 jsou, resp. by byla, přibližně stejná, pokud by tam nebyla právě ona dioda. Jaký by to mělo důsledek? Tranzistory T3 a T4 by nepracovaly jako komplementární, oba by se současně otevřely, výstup by se pravděpodobně dostal do zakázaného pásma, spotřeba hradla by vzrostla přibližně desetinásobně a byla by jen otázka času než by hradlo shořelo.

Role diody tedy spočívá v tom, že potenciálově nadzvedne emitor T3 čímž sníží napětí BE (T3) a T3 se tak uzavře. Rovnice pro BE(T3) má potom tvar BE(T3) = U(R3) + CE(T2) - CE(T4) - U(D) = U(R3) - U(D), je tedy zmenšené přibližně o 0.7V což je napětí na diodě.

Pokud by Vám toto vysvětlení nestačilo, zašlete prosím upřesňující dotaz.

JG

mám dotaz ohledně hradla NAND. Nechápu proč a kčemu je tam dobrá ta dioda !

negativní logika = aktivní stav když je 0 !!!!!! (nepravda)

Negativní logika je taková logika kdy aktivní stav je interpretován logickou nulou a naopak. Potud definice která ale patrně není předmětem dotazu.
Tato, ve své podstatě banální záležitost má některé další, na první pohled ne úplně snadno pochopitelné důsledky, které se mnohým mohou jevit jako více či méně matoucí. Například že jedna a tatáž hradla začnou najednou fungovat jinak resp. začnou realizovat jinou logickou funkci a nebo že zápis logických funkcí pro jedno a totéž je najednou dvojí. Pro vyjasnění bych rád řekl následující. Za prve neexistuje dvojí technologie, co do principu, pro každou logiku zvlášť. Technologie sama o sobě je společná právě jako logické funkce, pravdivostní tabulky, Karnaughovy mapy atp. V obou logikách platí táž pravidla, dalo by se tedy říct že pravidla jsou logikám nadřazená, na logikách nezávislá. Vlastní logiky jsou jen věcí interpretace, uživatelského pohledu. Hradlům samotným je úplně jedno v jaké logice právě pracují a počítají pořád stejně a přesto pro každou logiku jinak. To všechno není v žádném rozporu s tím že jedna a tatáž funkce v negativní logice vypadá úplně jinak než v logice pozitivní a je realizovaná jiným zapojením. Pro pochopení logik stačí napsat si pravdivostní tabulku logické funkce AND nebo OR a zkusit na ni podívat z hlediska negativní logiky. Dříve nebo později zjistíte že jedna a táž tabulka vlastně popisuje dvě různé logické funkce současně akorát že AND opačně než OR. Hradlo AND realizuje logický součin v pozitivní logice a zároveň logický součet v logice negativní. Hradlo OR opačně. Je-li tedy například požadavek realizovat nějakou logickou funkci v logice negativní, stačí udělat příslušnou pravdivostní tabulku a dále postupovat klasickými metodami návrhu. Každému je při tom jasné že pravdivostní tabulka logického součtu v pozitivní logice bude vypadat samozřejmě jinak než pravdivostní tabulka logického součtu v logice negativní, právě jako že konečné řešení bude jiné. Tato úvaha se dá rozšířit i na jednotlivé skupiny kombinačních logických obvodů. Je jedno jestli obvod funguje jako dekodér, sčítačka, komparátor nebo multiplexer. Toto dělení je opět jen uživatelské. Za vším v konečné realizaci vždy najdeme pořád táž hradla realizující pořád tytéž logické funkce. I souvislosti mezi obvodovým řešením, logickými funkcemi a pravdivostními tabulkami platí pořád stejně. Právě proto je bezpodmínečně nutné je znát a jim rozumět. Ostatní už je jen skládačka. Negativní logika je opět jen uživatelská záležitost. Máme-li za úkol navrhnout příkladně dekodér, vyplývá z toho jistá forma pravdivostní tabulky resp. logické funkce které se říká dekodér. Je-li navíc požadavek že má fungovat v negativní logice, promítne se to opět jen do formy příslušné pravdivostní tabulky a to tím způsobem že kde byly jedničky jsou nuly a opačně. Další postup je pořád stejný. Kdyby byl požadavek zrelizovat jednu a tutéž věc v negativní logice s tím že je dáno řešení v logice pozitívní, tak jedna z možností je definovat si pravdivostní tabulku stávajícího řešení, přepsat ji do negatívní logiky a takto změněnou tabulku realizovat podle standartních metod návrhu. Jiná varianta je přepsat přímo logickou funkci, případně přímo změnit zapojení.

Původně jsem chtěl být stručný..JG

CO to je negativní logika?

Dobrý den, pořád nechápu jak to funguje a k čemu je to dobré..Martin